基于SoPC的神经网络速度控制器的实现

摘要：

一种基于SoPC的神经网络速度控制器的设计方案.速度控制器采用神经网络参数辨识自适应控制,以现场可编程门阵列(FPGA)为硬件平台,用Nios Ⅱ软核处理器作为上位机,实现一个完整的速度控制器的片上可编程系统(SoPC).实验结果表明,该控制系统能够满足现代速度控制系统高速度、高精度的要求.

关键词：神经网络、速度控制、片上可编程系统

所属期刊栏目：34

分类号：TP3;TN4

在线出版日期：2009-04-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：27-29,33