EMD 10G线路接口卡的硬件设计与实现

摘要：

针对现有网络接入设备难以满足流媒体等新业务要求的问题,深入研究了EMD(扩展用分复用单元)10G线路接口卡的功能与结构,并针对上行数据流的合路问题提出了基于FPGA的WDRR(加权欠账轮询)算法,该算法在不过度改变计算复杂度的情况下,使得时延性能得到改善;针对超宽表项的1920位组播查表问题,提出了FPGA+TCAM+2*SRAM的组播流水线查表,与传统的查表方案相比,其效率提高了67%.最后通过仿真,测试表明该硬件设计方案能够满足ACR路由器对EMD 10G线路接口卡的要求.

关键词：大规模接入汇聚路由器、EMD 10G线路接口卡、FPGA、WDRR算法、TCAM

所属期刊栏目：34

分类号：TP3;TN9

资助基金：国家"863"计划基金资助项目2004AA 103130

在线出版日期：2008-09-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：108-112