基于FPGA的JPEG解码器设计与实现

摘要：

为满足SoC中JPEG静止图像实时解压缩要求,在完成JPEG解码器C语言建模的基础上,采用自顶向下的设计方法,完成了JPEG Baseline解码器设计,并在FPGA开发板上验证了设计结果.该设计与ACTEL、4I2I等公司的IP核相比具有相近的解压缩速度,能满足实时解码要求.

关键词：JPEG、FPGA、解码器、IDCT

所属期刊栏目：34

分类号：TP3(计算技术、计算机技术)

在线出版日期：2008-07-01（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：45-47,51