基于H.264帧间预测解码的研究及高效VLSI实现

摘要：

在深入研究H.264帧间预测技术的基础上,采用三级流水线实现帧间预测解码的VLSI设计,并详细介绍了基于宏块分割的变块自适应循环控制单元,针对存储器的读写问题提出了一种交织存取方式,针对分像素插值提出了一种基于H.264标准的插值运算电路.通过仿真及在H.264解码器中的实际应用和测试,证明该设计工作稳定,能够满足H.264标准基本框架下4CIF格式图片30fps(帧/秒)实时解码的要求.

关键词：帧间预测、VLSI设计、变块大小自适应、交织存取、插值运算

所属期刊栏目：33

分类号：TN4(微电子学、集成电路（IC）)

资助基金：国家自然科学基金60372043;国家重点实验室基金51434050105DZ0101

在线出版日期：2007-12-17（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：39-42