10.3969/j.issn.0258-7998.2007.06.016
H.264 baseline解码器中运动补偿模块的硬件设计
完成了H.264 baseline解码器中运动补偿模块的Verilog建模,通过了功能验证和综合.该运动补偿模块可用于H.264 baseline解码器的FPGA实现和ASIC实现.
H.264、运动补偿模块、硬件设计
33
TP3(计算技术、计算机技术)
2007-07-16（万方平台首次上网日期，不代表论文的发表时间）
共3页
43-45
10.3969/j.issn.0258-7998.2007.06.016
H.264、运动补偿模块、硬件设计
33
TP3(计算技术、计算机技术)
2007-07-16（万方平台首次上网日期，不代表论文的发表时间）
共3页
43-45
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号：2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话：4000115888 举报邮箱：problem@wanfangdata.com.cn
