利用异步采样电路提高SRAM工艺FPGA的设计安全性

摘要：

提出了一种利用外接CPLD提高SRAM工艺FPGA设计安全性的方法.该方法利用异步采样电路的不确定性生成随机序列,并且每次上电都产生不同的随机序列,断绝了剽窃者通过克隆序列对系统进行破解的可能性.此外,芯片之间通信采用了M序列加密,以进一步增强系统的安全性.

关键词：SRAM工艺FPGA、设计安全性、异步采样电路、M序列

所属期刊栏目：32

分类号：TN4(微电子学、集成电路（IC）)

在线出版日期：2006-11-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：90-92,96