一种基于FPGA的时钟跟踪环路的设计与实现

摘要：

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度.实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠.

关键词：扩频通信、抖动、漂移、数字延迟锁定环、FPGA

所属期刊栏目：32

分类号：TP3(计算技术、计算机技术)

在线出版日期：2006-04-26（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：118-120,123