基于高速串行BCD码除法的数字频率计的设计

摘要：

介绍了在FPGA芯片上实现数字频率计的原理.对各种硬件除法进行了比较,提出了高速串行BCD码除法的硬件算法,并将其应用在频率计设计中.

关键词：频率测量、周期测量、FPGA VHDL、状态机

所属期刊栏目：30

分类号：TN9;TP3

在线出版日期：2004-11-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：72-74