基于分布式算法和FPGA实现基带信号成形的研究

摘要：

提出了一种采用现场可编程门阵列(FPGA)实现基带信号成形的FIR数字滤波器硬件电路的方案.该方案基于分布式算法的思想,利用FPGA丰富的查找表资源,从时域上对基带信号直接进行成形.因为所采用的成形方法运算量小、精度高,所以适用于实时系统.所设计的电路通过硬件仿真,证明能够满足系统的要求,具有一定的理论和实际意义.

关键词：FPGA、基带信号成形、分布式算法、查找表

所属期刊栏目：30

分类号：TP3;TN4

在线出版日期：2004-08-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：67-69