基于片内WISHBONE总线的高速缓存一致性实现

摘要：

基于IP可重用的设计方法,利用WISHBONE总线协议,把两个已成功开发出的具有自主知识产权的THUMP内核集成在一个芯片上,实现了片上多处理器FPGA.开发重点是实现基于片内WISHBONE总线的高速缓存一致性协议.

关键词：WISHBONE总线、片上多处理器、高缓一致性、SOC IP

所属期刊栏目：30

分类号：TP3;U66

在线出版日期：2004-08-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：4-6