高速数字串行加法器及其应用

摘要：

与传统加法器相比,数字串行加法器具有工作频率高、占用资源少、设计灵活等优点.介绍了数字串行加法器的原理,说明了该加法器在FPGA上的实现要点及其在匹配滤波器设计中的应用.

关键词：加法器、位并行、数字串行、FPGA、匹配滤波器

所属期刊栏目：30

分类号：TN713(基本电子电路)

在线出版日期：2004-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：60-62