10.3969/j.issn.0258-7998.2003.07.021
基于流水线技术的并行高效FIR滤波器设计
基于流水线技术,利用FPGA进行并行可重复配置高精度的FIR滤波器设计.使用VHDL可以很方便地改变滤波器的系数和阶数.在DSP中采用这种FIR滤波器的设计方法可以充分发挥FPGA的优势.
FIR滤波器、FPGA、流水线技术
29
TN713(基本电子电路)
2004-02-27(万方平台首次上网日期,不代表论文的发表时间)
共3页
60-62
10.3969/j.issn.0258-7998.2003.07.021
FIR滤波器、FPGA、流水线技术
29
TN713(基本电子电路)
2004-02-27(万方平台首次上网日期,不代表论文的发表时间)
共3页
60-62
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn