10.3969/j.issn.0258-7998.2000.07.005
容错系统中的自校验技术及实现方法
阐述了自校验技术在容错系统中的作用,给出了自校验网络实现原理及实现方法,指出用VHDL语言结合FPGA/CPLD是实现大规模自校验网络的有效途径.
容错、自校验、完全自校验、VHDL、FPGA/CPLD
26
TP3(计算技术、计算机技术)
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
14-16
10.3969/j.issn.0258-7998.2000.07.005
容错、自校验、完全自校验、VHDL、FPGA/CPLD
26
TP3(计算技术、计算机技术)
2004-01-08(万方平台首次上网日期,不代表论文的发表时间)
共3页
14-16
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn