借助虚拟工艺加速工艺优化

摘要：

我们不断向先进的CMOS的微缩和新存储技术的转型,导致半导体器件结构的日益复杂化.例如,在3D NAND内存中,容量的扩展通过垂直堆栈层数的增加来实现,在保持平面缩放比例恒定的情况下,这带来了更高深宽比图形刻蚀工艺上的挑战,同时将更多的阶梯连接出来也更加困难.人们通过独特的整合和图案设计方案来解决工艺微缩带来的挑战,但又引入了设计规则方面的难题.

所属期刊栏目：49

分类号：TN305(半导体技术)

在线出版日期：2020-08-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：58-62