期刊专题

10.3969/j.issn.1004-4507.2016.06.004

IC+MOS 组合电路封装漏电机理探讨

引用
通过对IC+MOS 电路组合特点的讨论,重点对MOSFET 晶圆前制程中的缺陷、封装过程的外力损伤缺陷等对封装后产品漏电现象的影响进行了探讨,以期通过制程控制和过程缺陷分析,为MOSFET封装在品质保证上提供保证。

IC+MOSFET组合封装、漏电、芯片缺陷、封装过程、外力损伤

TN405(微电子学、集成电路(IC))

2016-07-07(万方平台首次上网日期,不代表论文的发表时间)

共5页

16-19,63

暂无封面信息
查看本期封面目录

电子工业专用设备

1004-4507

62-1077/TN

2016,(6)

专业内容知识聚合服务平台

国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”

国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304

©天津万方数据有限公司 津ICP备20003920号-1

信息网络传播视听节目许可证 许可证号:0108284

网络出版服务许可证:(总)网出证(京)字096号

违法和不良信息举报电话:4000115888    举报邮箱:problem@wanfangdata.com.cn

举报专区:https://www.12377.cn/

客服邮箱:op@wanfangdata.com.cn