基于叠层组装和双腔体结构的高密度集成技术

摘要：

针对高功能密度集成的需求及系统级封装的关键技术,重点介绍了双腔体的结构设计思路、三维芯片堆叠技术、引脚成型技术,并进行了难点分析.通过客户使用工艺性设计模拟分析的结果显示:芯片、元器件超过200℃的时间均控制在25 s以内,双腔体封装后的产品经过回流焊接,温度分布对元器件影响不大,产品元件的可耐受峰值温度和时间可控.通过可靠性模拟分析,温度循环条件下,芯片和低应力粘接胶、陶瓷片材料参数存在差异,芯片内部会产生内应力,叠层芯片受到的最大等效应力100 MPa,温度变化对系统级封装中三维堆叠芯片的可靠性评估非常重要.基于真实的产品数据进行温度冲击、随机振动、恒定加速度模拟分析,结果证明选择的低应力粘接胶和双腔体结构设计能够满足产品高可靠的需求.

关键词：系统级封装、芯片叠层、高可靠、高密度

所属期刊栏目：45

分类号：TN405(微电子学、集成电路（IC）)

在线出版日期：2024-01-24（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：35-38