高速电路的信号完整性研究

摘要：

信号完整性是高速电路设计的重要环节,讨论了信号反射、信号过冲和下冲、接地跳动、串扰、定时抖动与信号迟延等影响高速电路信号完整性的主要因素,提出了在时域和频域测量信号完整性测试主要指标;给出了基于建模仿真解决信号完整性问题和基于电路合理布局和优化设计解决信号完整性问题的方法建议.

关键词：高速电路、信号完整性、测试、优化设计

所属期刊栏目：28

分类号：TN710(基本电子电路)

在线出版日期：2007-11-12（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：276-279