10.3969/j.issn.1008-0686.2006.02.007
用可编程逻辑器件进行组合电路设计时的延时分析
随着高校EDA教学的不断深入,学生往往只注重设计工具、编程语言的熟练程度,而忽视了电路设计中的一些基本问题.本文详细分析了组合电路中延时错误产生的原因,并提出了三种解决方法.
可编程逻辑器件、组合电路、延时
28
TP3(计算技术、计算机技术)
2006-07-04(万方平台首次上网日期,不代表论文的发表时间)
共5页
22-25,37
10.3969/j.issn.1008-0686.2006.02.007
可编程逻辑器件、组合电路、延时
28
TP3(计算技术、计算机技术)
2006-07-04(万方平台首次上网日期,不代表论文的发表时间)
共5页
22-25,37
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn