嵌入式处理器的TLB电路设计

摘要：

为了提高基于虚拟存储技术的嵌入式处理器的性能,本文提出了一种用于高效加速地址转换的TLB电路结构.该电路采用64-entries的全关联结构,硬件支持基于段及不同大小页的转换方式.通过VCS和Nanosim联合仿真对电路结构和性能进行了验证,仿真结果表明,系统中加入TLB电路以后性能有显著的提高.

关键词：嵌入式处理器、TLB、VCS、地址转换

所属期刊栏目：28

分类号：TP368.1;TN702(计算技术、计算机技术)

在线出版日期：2006-04-13（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：57-60