基于Cadence平台深亚微米CMOS工艺设计套件开发

摘要：

结合集成电路后端设计流程,以美国MOSIS多项目晶圆(MPW)计划提供的台湾半导体制造公司(TSMC)的0.35微米CMOS工艺为例,对基于Cadence平台,开发用于高频、高速模拟和模数混合集成电路设计的设计套件(Design Kit)进行了讨论.

关键词：SOC IP核、深亚微米CMOS CAD工具、设计套件

所属期刊栏目：23

分类号：TP3(计算技术、计算机技术)

在线出版日期：2005-01-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：39-42