基于Verilog语言的4位二进制可逆计数器的设计
此次设计介绍了Verilog-HDL语言在可逆计数器的具体应用,给出了仿真波形并下载到FPGA开发板上实际进行验证.说明了实现电子电路的自动化设计(EDA)过程和EDA技术在现代数字系统中的重要地位及作用.
Verilog-HDL、EDA、FPGA、开发板、仿真
15
TP311(计算技术、计算机技术)
2019-05-16（万方平台首次上网日期，不代表论文的发表时间）
共2页
219-220
Verilog-HDL、EDA、FPGA、开发板、仿真
15
TP311(计算技术、计算机技术)
2019-05-16（万方平台首次上网日期，不代表论文的发表时间）
共2页
219-220
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号：2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话：4000115888 举报邮箱：problem@wanfangdata.com.cn
