一种基于CPLD的FPGA动态重配置方法
针对FPGA动态重配置速率低,PROM容量受限等问题,设计了一种基于CPLD的FPGA动态重配置方法。详细介绍了该方法的硬件架构,CPLD程序设计和FPGA程序维护方法,实验证明该方法稳定可靠,简单易行,具有较为广阔的应用前景。
FPGA、动态重配置、CPLD
TP393(计算技术、计算机技术)
2015-05-29(万方平台首次上网日期,不代表论文的发表时间)
共3页
56-58
FPGA、动态重配置、CPLD
TP393(计算技术、计算机技术)
2015-05-29(万方平台首次上网日期,不代表论文的发表时间)
共3页
56-58
国家重点研发计划“现代服务业共性关键技术研发及应用示范”重点专项“4.8专业内容知识聚合服务技术研发与创新服务示范”
国家重点研发计划资助 课题编号:2019YFB1406304
National Key R&D Program of China Grant No. 2019YFB1406304
©天津万方数据有限公司 津ICP备20003920号-1
违法和不良信息举报电话:4000115888 举报邮箱:problem@wanfangdata.com.cn