基于VHDL的8位并行循环冗余检测

摘要：

冗余编码的原理是将一些冗余位添加到原始数据中，使原本合法的数据出现错误信息转化为非法数据，这样既可通过数据的合法性检测发现错误。该文在FPFA硬件基础上，用VHDL语言进行循环冗余的检测。

关键词：循环冗余、VHDL

分类号：TP3(计算技术、计算机技术)

在线出版日期：2013-09-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共2页

页码：1465-1466