10.3969/j.issn.1009-3044.2011.36.089
基于FPGA的FOR循环并行CRC流水线算法
通过研究通用串行循环冗余校验(CRC)编码技术并在此基础上,利用等式代换或矩阵变换等方法推导出通用并行CpC编码电路结构.根据传统的并行CRC编码方法,发现在高速数据传输校验中,需要大量的人为计算量,由于计算量大,容易产生一些计算错误.于是在传统的串行CRC编码的思想基础上,利用FOR循环语句与流水线技术相结合,提出基于FPGA的FOR循环并行CRC流水线算法.
CRC、流水线、FPGA、FOR循环
7
TP911
2012-03-30(万方平台首次上网日期,不代表论文的发表时间)
共3页
9503-9505