基于FPGA的32位数学运算库IP核设计实现

摘要：

为了在嵌入式CPU中实现数学运算,设计了一个32位数学运算库IP核,以提高运算能力,基于该思想详述了系统架构及各功能模块的实现.并进行了仿真和测试,通过实验在基于OR 1200的SOC平台上做了FPGA验证,结果表明经过本模块加速后数学运算的处理速度可行有效,达到了设计目标.

关键词：嵌入式CPU、数学运算库、FPGA、IP核、Verilog语言

所属期刊栏目：7

分类号：TP311(计算技术、计算机技术)

在线出版日期：2012-02-21（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：6671-6672,6675