10.3969/j.issn.2095-2163.2015.02.002
基于NoC的众核处理器可靠性仿真分析研究
随着半导体制造工艺的发展,众核芯片上的晶体管密度不断增加,随之而来的寿命可靠性问题日益严重。为了准确评估芯片的可靠性,本文提出了一种基于蒙特卡洛方法的系统级可靠性仿真框架,并在此基础上研究了NoC通信架构对可靠性的影响。实验结果表明,如果不考虑众核芯片的NoC通信结构,系统级可靠性评估的相对偏差最高可达到60%左右。
众核处理器、可靠性、蒙特卡洛仿真、片上网络
TP302.7(计算技术、计算机技术)
中央高校基本科研业务费专项基金11D11209。
2015-05-27(万方平台首次上网日期,不代表论文的发表时间)
共5页
4-8