基于FPGA的电力电子恒导纳开关模型修正算法及实时仿真架构
电力电子实时仿真是目前电力电子系统研究过程中的重要工具.为设计一套经济、可靠的电力电子实时仿真系统,文中搭建了一个以现场可编程门阵列(FPGA)为计算核心的硬件平台,并提出了配套的电磁仿真算法和FPGA架构设计.首先,推导了一种简洁电磁暂态程序(EMTP)算法,用于提高传统离线算法的并行度.其次,从数值算法的角度分析恒导纳开关模型的虚拟功率损耗问题,提出了一种初始误差修正算法,消除了功率损耗.再次,串联以上算法,设计了一种基于状态机框架的数字信号处理(DSP)硬核资源复用FPGA架构,以硬件资源复用的方式实现了资源的高效利用,在不损失速度的同时提高了FPGA的利用效率.最后,通过多个实时仿真算例验证了所提方法的有效性和正确性.
电磁暂态仿真、实时仿真、电力电子开关、虚拟功率损耗、现场可编程门阵列、资源复用
48
TP393;TN927.2;U448.27
2024-01-18(万方平台首次上网日期,不代表论文的发表时间)
共10页
150-159