电力电子实时仿真建模的FPGA资源优化方法研究

摘要：

如何选择满足建模精度要求的最小字长与仿真步长是电力电子系统实时仿真模型在FPGA(field programmable gate array)实现时的难点问题之一.首先,提出了一种电力电子实时仿真建模FPGA资源优化方法,该方法基于信噪比理论,通过计算变量字长、仿真步长与模型精度的关系确定满足建模精度要求的最小字长和步长,以此来达到优化FPGA资源的效果;然后,以基于LC滤波的三相逆变器系统为例,采用ADC(associated discrete circuit)的方法进行实时仿真建模并计算其信噪比,离线仿真验证了输出字长25位,仿真步长100 ns是满足模型精度的最小字长和最佳步长;最后,硬件在回路仿真实验和实物实验分别验证了FPGA的资源优化效果和建模理论的正确性.

关键词：实时仿真、FPGA、资源优化、字长、仿真步长、信噪比

所属期刊栏目：24

分类号：TM464(变压器、变流器及电抗器)

资助基金：国家重点研发计划2016YFE0131700

在线出版日期：2020-08-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：12-19