一种改进型FIR滤波器设计与研究

摘要：

FIR滤波器作为数字信号处理系统的基本模块,其性能的高低直接影响到数字信号处理系统实时处理信息的能力.本文根据FPGA的结构特点,介绍了一种改进型的FIR结构及乘法运算的分解算法.利用VHDL语言程序设计和QUARTUSII编译仿真,验证了所提算法实现的4、6、12阶FIR滤波器的运算速度分别提高169.5%、345.6%、616.8%.对FPGA资源的占用分别下降了16.7%、14.5%、13.7%.

关键词：FIR滤波器、FPGA、信号处理、分解算法

所属期刊栏目：45

分类号：TM76(输配电工程、电力网及电力系统)

在线出版日期：2008-05-28（万方平台首次上网日期，不代表论文的发表时间）

页数：共3页

页码：17-19