基于FPGA的50GMII设计与实现

摘要：

为提高通信网络设备中以太网接口的带宽能力,需要提升以太网媒体独立接口(Media Independent Interface,MII)的数据转换效率.利用FPGA可实现硬件加速的优点,通过拓展接口数据位宽和提高时钟频率的方法,采用多模块并行计算处理模式,设计实现具有50 Gbit/s的MII模块(50 GMII).相较已有的10 Gbit/s以太网MII规范,所设计的接口数据位宽发生改变,在提高整体模块数据转换效率的同时,可以保证时钟频率不至于大幅提高,有利于设计模块的稳定性,高位宽数据的组帧转换处理成为本设计的重点.实践表明,该方法能够正确实现以太网用户侧和线路侧的数据格式转换,并达到50Gbit/s数据吞吐速率,具有较强的实用性.

关键词：50 Gbit/s以太网、媒体独立接口、FPGA、通信网络设备

所属期刊栏目：39

分类号：TP393.1(计算技术、计算机技术)

在线出版日期：2020-07-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：84-89