基于现场可编程门阵列的时数转换器原理与实现方法

摘要：

介绍一种基于现场可编程门阵列(FPGA)的时数转换器(TDC)的原理及设计方法.通过工作在差分模式下的二条抽头式延迟线,该时数转换器的分辨率能够达到200 ps,可以完成亚纳秒量级时间间隔的测量.时数转换器主要用于极短时间间隔的测量.目前时数转换器广泛应用于航空航天、通信、信号处理等领域.

关键词：时数转换器、抽头式延迟线、内插、FPGA芯片

所属期刊栏目：22

分类号：TN492;TP274+.5(微电子学、集成电路（IC）)

在线出版日期：2003-11-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：58-60,63