多区间功放预失真方案与FPGA实现

摘要：

为了降低通信系统中功放非线性特性带来频谱泄漏对邻带信号的干扰,针对使用较为广泛的Doherty功放,提出了分区间记忆多项式功放模型.经过实际测试,新的模型对于Doherty( 80W)功放的邻带交调(ACLR)性能比记忆多项式模型有16 dB的提升,与其他数字预失真方案相比,其ACLR性能也至少有10 dB的改善,且更易用可编程逻辑器件(FPGA)实现.

关键词：数字预失真、可编程逻辑器件、记忆多项式模型、功放、分区间记忆多项式模型

所属期刊栏目：35

分类号：TP919.5

资助基金：国家自然科学基金项目61001113

在线出版日期：2012-06-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：90-94