WCDMA系统中Turbo码译码器的FPGA实现——高效实现Log-MAP算法的硬件结构

摘要：

在深入研究Turbo码译码算法的基础上,提出一种高效实现log-MAP算法的硬件结构,基于此结构实现的用于宽带码分多址系统的Turbo码译码器具有较低的误码率和较小的译码延迟.

关键词：数字信号处理、宽带码分多址、现场可编程门阵列、硬件实现

所属期刊栏目：25

分类号：TN911

在线出版日期：2004-01-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：22-26