基于CPLD的双CCD驱动时序设计

摘要：

用双电荷耦合器件(charge coupled devices,CCD)代替传统胶片作为光接收器,对CCD输出的信号经过A/D转换、数据传输及显示等处理,以实现齿科成像系统的数字化.本文提出了基于CPLD来实现CCD驱动脉冲产生的方法,借助Quartus Ⅱ开发软件,运用Verilog HDL硬件描述语言编程实现了CCD的驱动时序电路的设计.仿真时序结果表明本设计可行,能够产生稳定的驱动脉冲.最后经下载调试实际产生了对双TCD1251UD型号的正常驱动信号.

关键词：CCD、驱动时序电路、CPLD、Verilog HDL

所属期刊栏目：28

分类号：R318.04(医用一般科学)

资助基金：国家自然科学基金30470450

在线出版日期：2009-04-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：74-77