一种低时延的串行RapidIO端点设计方案

摘要：

提出一种可兼容V1.3版本规范的低时延端点实现方案.在该方案中,输出和输入路径上的多数模块工作在直通模式以产生稳定的低时延.对于事务接口,请求和响应可以通过不同的用户定义端口输入并共享传输路径,而且同时发起的事务能在安全的仲裁机制下保持有序传送.为了防止无效的数据传输,废弃的事务包将会被改进的4队列式缓冲模块撤销.对于串行物理接口,1 x/4x链路能为事务包和控制符号提供可靠的数据传送,并实现流量控制、错误检测及恢复等关键的链路管理功能.与参考设计相比,此方案能获得更低的传输时延和更高的数据吞吐率.此方案的功能和性能已通过FPGA平台的验证,因此能满足下一代高速嵌入式互连的应用需求.

关键词：RapidIO、SRIO端点、嵌入式互连、串行物理层、低时延

所属期刊栏目：49

分类号：TP336(计算技术、计算机技术)

在线出版日期：2017-01-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共9页

页码：570-578