扫描位移过程中低功耗测试的设计与实现

摘要：

针对扫描位移功耗过高带来的生产成本增加、良率降低的问题,提出采用时钟相位调整技术和逻辑阻隔技术相组合的方式来降低测试功耗.利用布局布线之后的时钟偏差和物理位置等信息对时钟相位进行调整,从而降低峰值功耗;通过寄存器输出端的扇出数量来决定阻隔逻辑电路插入点,从而降低平均功耗.将该方案应用于实际项目中,从面积、覆盖率、功耗角度分析了时钟相位调整技术和逻辑阻隔技术的特点.结果表明,在面积和覆盖率影响较小的情况下,采用两种技术组合后扫描位移的峰值功耗降低了 73.24％,平均功耗降低了 6.78％.该方案具有良好的实用性,可为大规模集成电路低功耗可测性设计提供参考.

关键词：扫描测试、低功耗测试、位移功耗、时钟相位调整、阻隔逻辑电路

所属期刊栏目：48

分类号：TN791(基本电子电路)

资助基金：国家自然科学基金;国家自然科学基金;广西科技厅项目;广西八桂学者项目;广西高校中青年教师科研基础能力提升项目;桂林市科技项目;桂林电子科技大学研究生创新项目;认知无线电与信息处理教育部重点实验室主任基金资助项目

在线出版日期：2023-11-27（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：1012-1019