一种25 Gbit/s CMOS判决反馈均衡器设计

摘要：

为满足高速光通信系统的应用,基于标准40 nmCMOS工艺设计了一款25 Gbit/s判决反馈均衡器(DFE)电路,采用半速率结构以降低反馈路径的时序要求.主体电路由加法器、D触发器、多路复用器和缓冲器组成,为了满足25 Gbit/s高速信号的工作需求,采用电流模逻辑(CML)进行设计.经过版图设计和工艺角后仿验证,该DFE实现了在25 Gbit/s的速率下可靠工作,能提供10 dB的均衡增益,峰-峰差分输出电压摆幅约为950 mV,眼图的垂直和水平张开度均大于0.9UI,输出抖动小于3ps,在1.1 V的电源电压下功耗为12.5 mW,芯片版图的面积为 0.633 mm×0.449 mm.

关键词：光通信、判决反馈均衡器(DFE)、码间干扰、半速率、互补金属氧化物半导体(CMOS)

所属期刊栏目：48

分类号：TN715;TN432(基本电子电路)

资助基金：国家自然科学基金61774113

在线出版日期：2023-10-08（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：770-775