一种逐次逼近寄存器型模数转换器

摘要：

设计了一种逐次逼近寄存器型模数转换器(SAR ADC).提出了一种新型全动态钟控比较器结构,消除了比较器的亚稳态误差,解决了ADC输出不稳定的问题,实现了失调和噪声之间良好的折中,提升了ADC的动态性能;设计了一种全新的自举开关,在确保采样保持电路性能的同时提高了其可靠性;提出了一种新颖的正反馈结构的动态逻辑单元,并应用在逐次逼近逻辑电路中,在降低功耗的同时消除了误码问题;改进了共模电平产生电路结构,提高了共模电平的产生速度和稳定性.电路采用0.18 μm DB S-BCD工艺设计实现,芯片面积约为360μm×560 μm,10 bit分辨率模式下的功耗和信噪失真比(SNRD)分别为21.1 μW和58.64 dB.

关键词：模数转换器(ADC)、逐次逼近寄存器(SAR)、比较器、自举开关、动态逻辑单元、共模电平

所属期刊栏目：45

分类号：TN792(基本电子电路)

资助基金：江苏省"青蓝工程"项目;江苏省高等学校优秀科技创新团队项目;南通大学江苏省专用集成电路设计重点实验室资助项目

在线出版日期：2020-12-29（万方平台首次上网日期，不代表论文的发表时间）

页数：共8页

页码：916-923