一种基于40 nm CMOS工艺的超宽带高速ADC

摘要：

设计并实现了一款超宽带高速模数转换器(ADC)芯片.该ADC采用时间交织的架构,提高了数据转换的速率;改进了前端接收电路,增加了信号的模拟输入带宽;使用优化的自举开关电路以增加信号采样率;并通过高速的自校准比较器,校准比较器的输入失调电压,保证信号量化的速度.基于40 nm CMOS工艺对该ADC进行了设计和流片.测试结果表明:该ADC芯片采样率可达36 GS/s,3 dB带宽可达18 GHz,且在模拟输入信号的全频带内,有效位数(ENOB)可达2.5 bit以上.该芯片可以对DC～18 GHz内的射频信号直接采样,简化超宽带接收机的结构,满足超宽带接收系统的应用需求,具有系统结构简单、成本低、集成度高的优点.

关键词：模数转换器(ADC)、时间交织、高采样率、自校准比较器、自举开关

所属期刊栏目：45

分类号：TN432;TN792(微电子学、集成电路（IC）)

资助基金：国家重点研发计划2018YFB2202302

在线出版日期：2020-09-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：586-591