一种新型纳米器件逻辑纠错专用集成电路架构

摘要：

新型纳米器件被视为摩尔定律极限临近情况下CMOS技术的有力补充.为克服新型纳米器件缺陷率高的问题,提出了一种基于现场可编程纳米线互连(FPNI)架构的具有自修正能力的纠错(FT)专用集成电路(ASIC)架构FT-FPNI,这种架构适用于易出错的纳米器件逻辑门电路.使用基于硬件描述语言的缺陷注入技术来仿真架构,仿真结果表明,这种架构可以100％检测缺陷和错误.为取得最小的纠错代价,需要保持尽可能小的单元阵列尺寸.Hspice软件仿真结果表明,碳纳米管或非(NOR)门输出延迟为2.89 ps,平均功耗为6.748 pW,与现有CMOS技术相比功耗降低2个数量级.

关键词：内嵌自修复(BISR)、现场可编程纳米线互连(FPNI)、纳米器件逻辑、碳纳米管场效应管(CNTFET)、电路纠错

所属期刊栏目：45

分类号：TN492(微电子学、集成电路（IC）)

资助基金：国家自然科学基金;国家自然科学基金;国家自然科学基金

在线出版日期：2020-07-07（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：116-121