一种自偏置全集成的低功耗带隙基准电路设计

摘要：

为满足可穿戴集成电路的低功耗应用需求,设计了一种自偏置全集成的带隙基准电压电路.该电路采用纯CMOS结构,利用金属氧化物半导体场效应晶体管(MOSFET)的阈值电压与温度呈反比、热电压与温度呈正比的关系,通过电路结构设计与晶体管尺寸优化,获得一个与温度无关的基准电压.电路中的MOSFET偏置于工作电流极低的亚阈值区,从而有效降低了整个带隙基准电路的功耗.采用CSMC 0.18 μm CMOS工艺,在Aether软件环境下完成了电路的仿真和版图设计.后仿真结果表明,室温下,电源电压为3.3V时,电路总电流为81.2 nA,输出基准电压为1.03 V,启动时间约为0.48 μs,功耗约为268 nW,在-40～ 125℃的范围内温度漂移系数为3.2× 10-5/℃.流片后在片测试结果表明,当电源电压在1.6～3.3 V之间变化时,电路输出电压稳定.

关键词：带隙基准、低功耗、自偏置、全集成、在片测试

所属期刊栏目：44

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61804084

在线出版日期：2019-07-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：494-499