三维闪存中基于钨互连的空气隙结构的制备工艺

摘要：

将空气隙应用于逻辑器件后段金属互连线中可以有效降低互连线间的寄生电容,提升电路信号传输速度,但制备过程仍具有一定的困难.基于三维闪存(3D NAND)中后段(BEOL)W的自对准双重图形化(SADP)工艺,利用湿法刻蚀的方法在W化学机械平坦化(CMP)之后去除SiO2介质层,然后再利用化学气相淀积(CVD)法淀积一层台阶覆盖率较低的介质在金属互连线层内形成空气隙.采用空气隙结构代替原来的SiO2介质层可降低约37.4％的寄生电容,且薄膜的台阶覆盖率会进一步降低电容.TCAD仿真和电性能测试结果表明,采用该方法制备的空气隙结构可降低互连延迟.

关键词：三维闪存、W互连、RC延迟、空气隙、低台阶覆盖率

所属期刊栏目：44

分类号：TN405.97(微电子学、集成电路（IC）)

资助基金：国家自然科学基金61474137

在线出版日期：2019-05-14（万方平台首次上网日期，不代表论文的发表时间）

页数：共5页

页码：281-285