基于130nm PD-SOI工艺存储单元电路的抗辐射加固设计

摘要：

基于130 nm部分耗尽绝缘体上硅(SOI) CMOS工艺,设计并开发了一款标准单元库.研究了单粒子效应并对标准单元库中存储单元电路进行了抗单粒子辐射的加固设计.提出了一种基于三模冗余(TMR)的改进的抗辐射加固技术,可以同时验证非加固与加固单元的翻转情况并定位翻转单元位置.对双互锁存储单元(DICE)加固、非加固存储单元电路进行了性能及抗辐射能力的测试对比.测试结果显示,应用DICE加固的存储单元电路在99.8 MeV ·cm2 ·mg_1的线性能量转移(LET)阈值下未发生翻转,非加固存储单元电路在37.6 MeV·cm2·mg_1和99.8 MeV·cm2·mg_1两个LET阈值下测试均发生了翻转,试验中两个版本的基本单元均未发生闩锁.结果证明,基于SOI CMOS工艺的抗辐射加固设计(RHBD)可以显著提升存储单元电路的抗单粒子翻转能力.

关键词：标准单元库、单粒子效应(SEE)、双互锁存储单元(DICE)、抗辐射加固设计(RHBD)、绝缘体上硅(SOI)

所属期刊栏目：43

分类号：TN402;TN432(微电子学、集成电路（IC）)

资助基金：中国科学院重点部署项目KGFZD-135-16-015

在线出版日期：2018-09-10（万方平台首次上网日期，不代表论文的发表时间）

页数：共7页

页码：335-340,400