低噪声整数频率合成芯片的设计

摘要：

设计了一个锁相环频率合成芯片.该芯片集晶体振荡电路、鉴频鉴相器、电荷泵、分频器、低通环路滤波器和压控振荡器(VCO)等电路于一体.详细分析了频率综合器中的各个关键模块,利用MATLAB软件优化环路参数,简化了电荷泵、VCO和片内环路参数的相关设计.最后,给出了芯片照片和流片测试结果,验证了设计方法和电路设计的正确性.该芯片在0.35 μm CMOS工艺下进行了流片,测试结果表明,电源电压3V,电流25 mA,芯片面积为5.4 mm2(3 000 μm×1 800 μm).输出频率0.8～1.2 GHz,步进50 MHz,单边带相位噪声优于-106 dBc/Hz@1 kHz,-106 dBc/Hz@10 kHz,-115 dBc/Hz@100 kHz,-124 dBc/Hz@1 MHz,-140 dBc/Hz@10 MHz.

关键词：整数频率合成器、电荷泵、射频CMOS工艺、微波单片集成电路(MMIC)

所属期刊栏目：39

分类号：TN43(微电子学、集成电路（IC）)

在线出版日期：2014-06-17（万方平台首次上网日期，不代表论文的发表时间）

页码：341-346