Ge/SiGe异质结构肖特基源漏MOSFET

摘要：

制备了氧化铪(HfO2)高k介质栅Si基Ge/SiGe异质结构肖特基源漏场效应晶体管(SB-MOSFET)器件,研究了n型掺杂Si0.16Ge084层对器件特性的影响,分析了n型掺杂SiGe层降低器件关态电流的机理.使用UHV CVD沉积系统,采用低温Ge缓冲层技术进行了材料生长,首先在Si衬底上外延Ge缓冲层,随后生长32 nm Si0.16Ge0.84和12 nm Ge,并生长1 nm Si作为钝化层.使用原子力显微镜和X射线衍射对材料形貌和晶体质量进行表征,在源漏区沉积Ni薄膜并退火形成NiGe/Ge肖特基结,制备的p型沟道肖特基源漏MOSFET,其未掺杂Ge/SiGe异质结构MOSFET器件的空穴有效迁移率比相同工艺条件制备的硅器件的高1.5倍,比传统硅器件空穴有效迁移率提高了80％,掺杂器件的空穴有效迁移率与传统硅器件的相当.

关键词：Ge/SiGe异质结构、肖特基势垒、关态电流、迁移率、掺杂

所属期刊栏目：39

分类号：TN386(半导体技术)

资助基金：国家自然科学基金资助项目61036003,61176092;国家重点基础研究发展计划973计划资助项目2012CB933503,2013CB632103;中央高校基本科研业务费资助项目2010121056

在线出版日期：2014-03-18（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：108-113