用于5.8 GHz ETC超低功耗唤醒接收机模拟前端

摘要：

基于5.8 GHz电子不停车收费系统(electronic toll collection,ETC)应用,介绍了射频收发芯片中唤醒接收机(wake-up receiver,WuR)的模拟前端电路.采用了一种共源共栅结构的射频包络检波器(RF envelop detector,RFED)并分析了其频率转换机制,利用亚阈值偏置技术,实现了高电流效率和高频率转移效率.设计了具有带通滤波特性的可编程增益放大器(PGA)、带迟滞功能的比较器以及电流基准源等子电路.电路基于TSMC 0.18 μm CMOS工艺制造,占用芯片面积约为430 μm×300 μ m.实测结果表明,在3.3V电源供电条件下,模拟前端电路仅消耗2.5μA电流,实现了-45 dBm的唤醒接收灵敏度,满足ETC WuR的设计指标和实际应用需求.

关键词：唤醒接收机(WuR)、电子不停车收费(ETC)、亚阈值、射频包络检波器(RFED)、超低功耗

所属期刊栏目：38

分类号：TN432(微电子学、集成电路（IC）)

资助基金：浙江省嘉兴市科技计划2012BZ5006;浙江省嘉兴市南湖区科技计划2011QG06

在线出版日期：2013-08-15（万方平台首次上网日期，不代表论文的发表时间）

页数：共6页

页码：487-491,496