基于电力线通信芯片可测性设计的研究实现

摘要：

集成电路的快速发展,迫切地需要快速、高效、低成本且具有可重复性的测试方案,这也成为可测性设计的发展方向.此次设计基于一款电力线通信芯片,数字部分采用传统常用的数字模块扫描链测试和存储器内建自测试;同时利用芯片正常的通信信道,引入模拟环路测试和芯片环路内建自测试,即覆盖了所有模拟模块又保证了芯片的基本通信功能,而且最大限度地减少了对芯片整体功能布局的影响.最终使芯片良率在98%以上,达到了大规模生产的要求.此设计可以为当前数模混合通信芯片的测试提供参考.

关键词：可测性设计、扫描测试、内建自测试、芯片环路内建自测试、模拟环路测试

分类号：TN407;TN453(微电子学、集成电路（IC）)

资助基金：北京工业大学博士科研启动基金X0002019201102

在线出版日期：2011-11-11（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：554-557