串行低压差分信号接收器设计

摘要：

设计了一种内置差分信号有效性检测电路的串行低压差分信号接收器,通过对信号的差分摆幅进行比较,能够正确检测差分信号是否处于标准范围之内.采用片内阻抗匹配网络和镜像补偿型差分电路结构实现了高速串行差分信号到CMOS电平信号的转换,也克服了高速信号传输过程中的信号完整性问题.基于0.13μm CMOS混合信号工艺设计,仿真结果表明,所设计的电路能够正确检测和接收数据率高达2.5 Gb/s,差分摆幅超过200 mV的串行差分信号.

关键词：低压差分信号、信号失效检测、差分比较器、高速接口、接收器

所属期刊栏目：35

分类号：TN402(微电子学、集成电路（IC）)

资助基金：国家部委专项资金支持项目

在线出版日期：2011-03-25（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：1213-1216