适用于连续数据速率CDR的相位插值器研制

摘要：

通过对相位插值器电路进行建模分析,得到了相位插值器的线性度与输入信号之间相位差、输入信号上升时间和输出节点时间常数的关系.根据分析得到的结论,提出了一种新型的应用于连续数据速率时钟数据恢复电路的相位插值器,通过在相位插值器之前插入延时可控的缓冲器,使其输入信号的上升时间可以跟踪数据速率的改变,在保证线性度的同时,降低电路的噪声敏感度和功耗.芯片采用Charlerd 0.13 μm低功耗1.5/3.3 V工艺流片验证,面积为0.02 mm2,数据速率3.125 Gb/s时,功耗为8.5 mW.

关键词：相位插值器、时钟数据恢复、多相位时钟、数据速率

所属期刊栏目：35

分类号：TN432(微电子学、集成电路（IC）)

资助基金：国家科技重大专项2009ZX03007-002-03

在线出版日期：2010-12-06（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：999-1002