适用于12 bit流水线ADC采样保持电路的设计

摘要：

介绍了一种用于12 bit,20 MS/s流水线模数转换器前端的高性能采样/保持电路.该电路采用全差分结构、底极板采样来消除电荷注入和时钟馈通误差.采用栅压自举开关,并通过对电路中的开关进行组合优化,极大地提高了电路的线性性能.同时,运算放大器采用折叠式增益增强结构,以获得较高的增益和带宽.采用CSMC公司的0.5μm CMOS工艺库,对电路进行了仿真和流片.结果表明,在5 V电源电压下,采样频率为20 MHz,采样精度可达到0.012%,在输入信号为奈奎斯特频率时,无杂散动态范围(SFDR)为76 dB.

关键词：采样保持、互补型金属氧化物半导体、模数转换器、增益增强运算放大器、自举开关

所属期刊栏目：35

分类号：TN432(微电子学、集成电路（IC）)

资助基金：上海市科委国际科技合作项目09530708500

在线出版日期：2010-06-30（万方平台首次上网日期，不代表论文的发表时间）

页数：共4页

页码：499-502